让出来的不是租金

CXL 控制器的"卡点搬家"，在账面上还没有发生

涌现资本产业研究部 · 2026 年 7 月 28 日

投资要点

一句话框架：这一层是"设计权在转移、租金还没开始收"——把设计权转移当成价值转移，是本主题最贵的一次误读。

一、这个信号到底是什么强度

主题的起点是 2026 年 7 月 20 日一则韩媒报道，援引匿名业界人士，称三大内存原厂决定不再自研 CXL 控制器；次日经产业媒体转述后进入中文视野。

到本篇成稿为止，这条链条的证据强度如下：三星、SK 海力士、美光均无公告、无 IR 材料、无财报电话会表述、无 SEC 或 KRX 披露，亦无否认。所有中英文版本可追溯至同一首发，多家转载不构成多源交叉。因此本篇不把它当作事实前提，只当作待验证线索处理。

按该报道的内容，三家动作程度并不相同：美光停止内研、改采初创公司 Primemas 的 CXL 3.0 控制器方案；SK 海力士结项、工程资源转向存内计算（PIM）；三星自研控制器不对外销售、仅保留内部研发。媒体给出的动因是避免专有控制器蚕食标准 DIMM 主业。

这里有一处必须先纠正的读法。让出的是 CXL 控制器 ASIC 的自研设计权，不是 CXL 内存业务——三家在售的模组线一条都没停：

三家模组带宽同处 36 GB/s 量级，互为交叉印证。

这张表推翻了"结构性权力转移"的叙事强度：美光本就不是自研派，它从 2023 年首发起就用 Microchip 的控制器，所谓"放弃自研"终止的是一个从未产品化的内部项目，在售产品线毫无中断。控制器外购在原厂中本就是既有常态。整条报道真正的新增信息量，只剩"三星把自研从商用路线图上降级"这一条——而它恰恰是全链里最缺证据的一条。

二、命题被偷换了一个词：扩展不是池化

这是本篇最要紧的一处切分。二手报道系统性地把两件事混着写，而它们的投资含义相反。

• 内存扩展（expansion）：单台主机通过 CXL 挂更多容量。CXL 1.1 即可，已在生产。
• 内存池化（pooling）：多台主机共享一片可动态分配的内存池。需要 CXL 2.0 交换机与配套编排，至今未见任何超大厂公开确认的生产部署。

截至 2026 年 7 月，池化侧的公开材料只有三类，没有第四类：

1. 研究论文。微软 Pond（ASPLOS'23）基于 Azure 100 个生产集群的 trace，结论是经济最优池规模仅 8–16 个 CPU socket，相对同 NUMA 节点 DRAM 增加约 70–90ns 延迟，机架级池化因超过 180ns 而被否定——这是一篇给池化划边界的论文，不是给池化背书的论文。
2. 展会演示。英特尔在 SC25 搭出 4 台 Granite Rapids-AP + CXL 交换机 + 22 颗美光 CZ122 = 5.6TB 共享池，语境明确是演示。
3. 单主机扩展预览。2025 年 11 月 18 日 Astera Labs 公告 Leo CXL 2.0 控制器在 Azure M 系列虚拟机以 preview 形式启用（每控制器最多挂 2TB DDR5-5600 RDIMM），这是业界首个公开宣布的 CXL-attached 内存云部署——它属于扩展，不属于池化。

而池化这条路上还站着一篇同行评审的反对意见：谷歌三位作者的 HotNets'23 论文《A Case Against CXL Memory Pooling》，从成本、复杂度、效用三面给出否定结论。其中最有杀伤力的一条量化是：对谷歌的生产 trace，即使把虚拟机膨胀到 16 倍，池化带来的利用率提升至多 1%；同时机架级池化所需的独立基础设施成本会吞掉省下来的内存钱。

延迟惩罚是物理层的，不因控制器厂的技术迭代而消失。本地主存访问约 120–140ns；Meta 在生产部署中自述，CXL 挂载内存相对直连内存延迟约高 60%、带宽约低 10 倍。可寻址的用例因此被钉死在"容量优先、冷数据层"，而不是热路径。

三、需求真起来的时候，钱没有流向商用控制器

这是本篇对主命题杀伤力最强的一条，且证据链最干净。

目前规模最大的真实 CXL 生产部署，用的是 Meta 自研的 in-house ASIC「Vistara」，不是任何第三方商用控制器。 Meta 的原话是"we design an in-house CXL ASIC, Vistara"。配置细节：每颗 ASIC 两路 72-bit DDR4 通道、最高 256GB；MemServer 为 768GB DDR5-6400 + 256GB CXL 挂载 DDR4-2400（复用退役内存）= 1TB，挂 158 核 AMD Turin，PCIe 5.0 x8。Meta 称已在 millions of servers 规模生产部署，AI 推理服务器台数最多减少 25%。

含义直白：内存涨价确实第一次把 CXL 扩展的经济账算平了（2023 年内存占服务器成本约 40%–50%，2026 年短缺周期下显著抬升），但被这笔账召唤出来的第一个大买家，选择了自己画一颗 ASIC。原厂退出自研，让出的需求同时流向两个方向——商用控制器厂，和客户自研 ASIC——而后者已经出货，前者还在预览。

第二条佐证来自纯玩家自己的收入表。Astera Labs 2026 年 Q1 营收 3.084 亿美元（同比 +93%、环比 +14%），公司口径明确增长来自 Scorpio（AI scale-up 交换）与 Aries，PCIe Gen6 产品线合计已超总营收三分之一；Leo（CXL）无任何单独营收披露。市场用真金白银买的是 scale-up fabric，不是 CXL。

第三条是资本投向。NVIDIA 于 2026 年 3 月 31 日宣布向 Marvell 投资 20 亿美元，换取其定制 XPU 采用 NVLink Fusion 兼容的 scale-up 网络。NVIDIA GPU 不支持 CXL，AMD 侧仅限 MI300A。CXL 守住了 CPU↔内存这一层，从未真正争夺加速器互联层——AI 时代新增的互联预算，绝大部分流去了另一个战场。

钱流对照（本主题最直观的一张账）

内存涨价把钱推向了 DRAM 颗粒与 scale-up 互联，没有推向 CXL 控制器：

四、价值链五层：卡点在哪，可投的在哪

需求源            超大厂 / AI 推理内存墙 / 2026 内存涨价
   ↓
一级供应商        内存原厂模组（CMM-D / CMM-DDR5 / CZ12x）—— 卖的是 DRAM，不是控制器
   ↓
真卡口候选        CXL 控制器 ASIC ←── 本篇的审查对象
   ↓
可投代理          澜起 MXC · ALAB Leo · MRVL Structera · MCHP SMC 2000
   ↓
已拥挤 / 未定价    主机侧 root port（已被 CPU 内制）· device 侧 IP（Synopsys / Cadence 现货）

控制器层过不了真瓶颈四特征这一关，逐条看：

对冲一句：IP 能买 ≠ 做出低延迟可量产的控制器容易。②③ 两条是真实门槛，它们把控制器层削弱成"细分内寡头"，而不是彻底否定其价值——但寡头与咽喉点是两回事。咽喉点的定义是"绕不过去且能定价"，而这一层的现状是"绕得过去（CPU 内制 + IP 外购 + 客户自研），且还没到能定价的量"。

四象限落点：真卡点买不到 / 假卡点很热之间偏后者。 它不是霍尔木兹海峡，它是一条随内存扩展渗透率放大的接口芯片 beta，弹性来自渗透率而不是稀缺性——卖铲子的第二层。

五、公司卡：账面上的 CXL 是多少

共同结论先给出：五家候选无一披露 CXL 单项收入。这是本篇最可靠的一条发现，也是所有"CXL 弹性测算"的地基缺口。

1. 澜起科技 688008 🟡 —— 唯一有量产收入痕迹，但主力不在 CXL

2026 年半年度业绩预增公告（编号 2026-038）：营业总收入约 33.35 亿元（+26.6%），归母净利 19–21 亿元（+63.9%~81.2%），扣非净利 12.5–14.5 亿元（+14.5%~32.9%），剔除股份支付影响后归母净利 20.80–22.80 亿元。归母与扣非差额约 6.5 亿元，且剔除股份支付后的口径高于归母，说明差额主要来自非经常性损益——估值必须走扣非口径（净利率 37%–43%），用归母口径的 57%–63% 会系统性高估质地。

CXL 的真实体量：2026Q1「MRCD/MDB + PCIe Retimer + CKD + CXL MXC」四款新产品合计 2.69 亿元（+93.8%），占互连类芯片收入 19.0%。MXC 单品收入的上限就是 2.69 亿元，是主力还是零头无法从披露中判断。2026H1 互连类芯片收入 31.11 亿元、占总营收 93.3%，主力仍是 DDR5 RCD。迭代方面，CXL 3.1 代产品（M88MX6852，PCIe 6.2 PHY）2025 年 9 月推出并送样测试，量产代仍是 PCIe 5.0 的前代 MXC。

2. Astera Labs ALAB 🟡 —— 增长引擎不是 CXL

2026Q1 营收 3.084 亿美元（+93% YoY / +14% QoQ），GAAP 毛利率 76.3%、非 GAAP 76.4%，非 GAAP 净利 1.101 亿美元（EPS 0.61 美元）；Q2 指引 3.55–3.65 亿美元、非 GAAP 毛利率约 73%（含约 200bp 一次性客户协议非现金影响，属指引非已实现）。Leo 路径清晰但早：Azure M 系列处 private beta，公司指引年底 GA；KV cache 卸载定制设计 2027 年出货。除微软外无第二家公开客户。

3. Marvell MRVL 🟡 —— 刚把交换环节买进来，产品线才刚起步

以约 5.40 亿美元（现金加股票）收购 PCIe/CXL 交换芯片公司 XConn Technologies，10-Q 披露交割日 2026-02-10（口径提示：5.40 亿美元约合 39 亿元人民币，不是 billion）。基于 XConn IP 的 Structera S 系列于 2026 年 3 月 OFC 发布，其中 S 20256（CXL 2.0 交换）已在产，S 30260（260-lane CXL 3.0）预计 2026 日历 Q3 才开始送样。CXL 独立营收未披露。财务口径提醒：FY2027Q1（截至 2026-05-02）净收入 24.18 亿美元（+28%），GAAP 净利 3450 万美元（EPS 0.04 美元）与非 GAAP 净利 7.180 亿美元（EPS 0.80 美元）相差约 21 倍，摊销与股权激励是主因，两个口径不可混引。

4. Rambus RMBS 🟡 —— 站在 IP 授权层，重心不在 CXL

2026Q2（2026-07-27 披露）营收 2.074 亿美元创纪录（+20% YoY / +15% QoQ），非 GAAP 净利 8440 万美元（EPS 0.77 美元），Q3 指引 2.10–2.16 亿美元。2026Q1 总收入 1.802 亿美元 = 产品 8800 万 + 版税 6960 万 + 合同及其他 2260 万（子项和自洽），其中版税同比 −6%。CXL 未构成可识别收入科目；管理层对 CXL 的公开态度偏保守，资源重心在 HBM4/HBM4E、DDR5 9600 与 PCIe 7 IP。

5. Microchip MCHP 🔴 —— CXL 是期权，业绩引擎是另一回事

FY2026Q4（3 月财年制，截至 2026-03-31）净销售 13.11 亿美元（+35.1% YoY / +10.6% QoQ），非 GAAP 净利 3.273 亿美元（EPS 0.57 美元）；FY2026 全年净销售 47.13 亿美元（+7.1%）。SMC 2000 系列 CXL 控制器产品线在售（美光 CZ120 即采用），但零 CXL 量化披露，业绩由工业与汽车 MCU 的库存周期修复驱动——把它当 CXL 标的属于错配。

未上市层（不可投，仅监控）：Primemas（2023 年成立，2026Q1 完成 7200 万美元 B 轮，2025-06-24 送样其自称业界首颗 CXL 3.0 控制器 SoC，送样不等于量产不等于营收）· Panmnesia（2022 年成立，累计融资 1.02 亿美元，PCIe 6.4/CXL 3.2 融合交换 SoC 时点为 2027 年下半年）· XConn（已被 Marvell 收购）。

六、受益方落地与标的表

大公司受益链拆解

• 需求源：超大厂内存墙 + 2026 内存超级短缺周期
• 直接受益：内存原厂（卖的是 DRAM 颗粒价值，与控制器是否自研无关）
• 二阶受益：CXL 控制器与交换（澜起 MXC · ALAB Leo · MRVL Structera · MCHP SMC 2000）
• 隐形受益：EDA / IP 层（Synopsys · Cadence，控制器 IP 现货供应商，谁做控制器都收一道）
• 伪受益：把 Microchip、Marvell 列为"承接原厂让出份额"的说法无原始依据——Microchip 是既有供应商而非新增承接方，混入会制造虚假的份额转移
• 不可投但监控：Primemas · Panmnesia · Meta 自研 Vistara（客户自研路线本身）

标的表（现价为 2026-07-28 取数；A 股为当日收盘，美股为最近收盘）

为什么整表没有一个 🟢：一个卡点若要给出"买入"，至少要满足"稀缺"与"能收租"两条。这一层目前两条都不满足——出货没起来，收入没披露。在这种状态下给绿灯，等于用 2028 年的产业形态去为 2026 年的估值背书。

情景表（方向与赔率，不给精确目标价）

七、数据冲突与口径

本主题的数字污染程度高于平均水平，以下逐条列出未能调和的分歧，不做抹平。

已剔除、不进入本篇任何论证的数字：①"三家累计 CXL 研发投入逾 120 亿美元"——无原始出处，且与 Yole"2028 年 CXL 市场中 DRAM 部分超 120 亿美元"数值完全重合，属把远期市场规模误植成资本开支；②"澜起 MXC 出货市占率 92%"——仅见于自媒体同源复述，无原始研究机构与统计口径；③"HBM 占 DRAM 产出 2%→25%"——出处不明、bit 与 wafer 口径未定。

口径纪律三条：厂商声称（如某控制器 3.64:1 有效内存扩展比）不等于第三方实测；规范支持（capable）不等于实际启用（enabled）——这是 CXL 叙事被长期高估的主要技术性来源；送样、设计中标、指引，都不等于营收。

八、风险与反证

风险一栏写的是"什么条件出现会让本篇结论作废"，不是免责套话。

本篇自身最脆弱的地方，一并交代：第一，全部关于三家原厂决策的表述都来自同一首发的转述链，正文付费墙未取得，这是整个主题的证据地基缺陷，任何基于它的推论都继承这一缺陷。第二，"控制器是商品层而非咽喉点"的判断，支撑项里有一条是"IP 可外购"，但 IP 可买不等于做出可量产的低延迟控制器容易——这条论证削弱咽喉点，但没有彻底关掉它。第三，本篇给的是当期定价判断，不是产业前景判断；2028 年 CXL 成为服务器标配与今天该不该为它付 98 倍或 196 倍，是两个问题。

九、行动清单

现在买什么：本主题没有给出买入项。

重点观察：澜起科技——它是唯一有 MXC 量产收入痕迹的上市玩家，其价值当下由 DDR5 RCD 支撑而非 CXL；若后续单列 MXC 收入且形成规模，是本主题最先出现基本面兑现的地方。观察前提是估值先回到扣非口径能解释的位置。

只监控不买：Primemas、Panmnesia 两家未上市控制器公司的量产节点；Meta Vistara 之后是否有第二家超大厂走自研路线（若有，商用控制器的可寻址市场被进一步压缩）。

绝不追：以"原厂让出份额"为理由的任何单日题材冲高。让出的是一个尚未收租的岗位，这个消息不改变任何一家的当期收入表。同样不要因为一家公司"有 CXL 产品线"就把它当 CXL 标的——Microchip 是最典型的错配案例。

下次重点看这五个数

1. 澜起 2026 年三季报中「四款新产品」合计口径是否拆开，MXC 是否单列
2. Astera Labs Leo 在 Azure 的 GA 时点是否兑现（公司指引为 2026 年底）
3. Marvell Structera S 30260 是否按 2026 日历 Q3 开始送样
4. 美光 FY26 Q4 电话会与 SK 海力士业绩说明会中，CXL 控制器策略是否被问及
5. CXL 官方合规认证名单上，在产控制器供应商的数量与代际分布

什么信号出现要重写本篇结论：任一候选在财报中首次给出可核验的 CXL 收入体量。在那之前，这一层是叙事，不是生意。

数字三道关自评

• ① 量级一致性：澜起 2026H1 营收 33.35 亿元 > Q1 单季 14.61 亿元，扣非 12.5–14.5 亿元 < 归母 19–21 亿元，无"部分大于整体"；Rambus 2026Q1 产品 8800 万 + 版税 6960 万 + 合同及其他 2260 万 = 总收入 1.802 亿美元，子项和自洽；Microchip 单季 13.11 亿美元 < 全年 47.13 亿美元。
• ② 单位显式化：澜起全部数字为人民币亿元，美股全部为美元；Marvell 收购 XConn 为 5.40 亿美元（约 39 亿元人民币），不是 billion；SK 海力士 CMM-DDR5 为 96GB 模组由 24Gb 颗粒构成（GB ≠ Gb）。
• ③ 多源与来源等级：财务数据全部取自公司 IR、SEC 文件与上交所公告；原厂决策类表述仅有单一媒体源，已在正文与置信度表中逐处标 C。
• 已剔除：三家累计 CXL 投入 120 亿美元、MXC 市占率 92%、HBM 占 DRAM 产出 2%→25%——三条均未过关，不进入任何论证。

来源置信度表（口径披露）

财务与交易类

技术与规范类

涌现资本产业研究部

2026 年 7 月 28 日

*免责声明：本报告由涌现资本产业研究部独立编制，所载信息来源于公开渠道，力求准确但不保证完整性与时效性。报告中的分析、判断与评级仅反映编制日的看法，可能随情况变化而调整，不构成任何证券的买卖要约或投资建议。投资者应独立判断并自行承担投资风险。报告涉及的部分信息为未获公司确认的产业链传闻，已在正文中逐处标注置信度，读者应据此审慎对待相关结论。*